Verilog过程接口