Die Prozessorarchitektur ist eine CISC-Architektur mit 8-Bit-Datenbus und 16-Bit-Adressbus und einem 64 KB großen Adressraum. Des Weiteren besitzt der 68HC11 einen 2×8-Bit- oder 1×16-Bit-Akkumulator und ein 2×16-Bit-Indexregister. Der 68HC11 unterstützt Memory mapped IO, eine 16/16-Bit-Division und eine 8×8-Bit-Multiplikation. Die maximale Taktfrequenz beträgt je nach Modell 3 oder 4 MHz.
Single-Chip Mode: Die Ports B und C werden für allgemeine, parallele I/O-Operationen verwendet, externer Speicher ist nicht adressierbar.
Expanded Multiplexed Mode
Special Test Mode: wird für den internen Produktionstest verwendet, in diesem Modus ist es möglich, auf die Programmierung der Konfigurationsregister zuzugreifen. Auch unterstützt dieser Modus die Emulation und Debugging während der Entwicklung