SSE5

SSE5 (Streaming SIMD Extensions version 5) era una extensión al set de instrucciones de procesador propuesto por AMD el 30 de agosto de 2007, como suplemento a las instrucciones SSE de 128 bits precentes en la arquitectura AMD64.

AMD escogió no implementar SSE5 como había propuesto inicialmente. En mayo de 2009, AMD reemplazó SSE5 con tres extensiones al set de instrucciones llamados XOP, FMA y CVT16, los cuales retienen la funcionalidad propuesta por SSE5, pero codifican las instrucciones de forma compatible con el set de instrucciones AVX propuesto por Intel.

Estas tres instrucciones derivadas serán introducidas en el microprocesador Bulldozer.^[1]​

Referencias

1. Hruska, Joel (14 de noviembre de 2008). «AMD Fusion now pushed back to 2011». Ars Technica. 

Enlaces externos

• AMD SSE5 (enlace roto disponible en Internet Archive; véase el historial, la primera versión y la última).
• A New SSE Instruction Set: AMD Announces SSE5, AnandTech.
• AMD Announces SSE5 Instruction Set, DailyTech.