Mitmepaisuline seade

Mitmepaisuline seade või mitmepaisuline transistor on seade, mis kasutab ühes seadmes rohkem kui ühte paisu (gate). Need paisud võivad olla ühendatud ühe elektroodi külge, millisel juhul mitme paisu pind käitub kui üksik pais, või võivad olla ühendatud eraldi elektroodide külge. Mitmepaisulised transistorid on üks viis, kuidas pooljuhtide tootjad üritavad toota järjest väiksemaid mikroprotsessoreid. Paljud suuremad firmad, nagu AMD, Hitachi, IBM, Intel ja teised on maininud mitmepaisuliste transistoride kallal töötamist.^[viide?] Põhiliseks probleemiks sellel on tootmisraskused ja disainiprobleemid, võttes arvesse nanolitograafiat.

Tüübid

Leidub palju erinevaid mitmepaisulisi transistoreid. Neid võib eristada nii paisude arvu kui ehituse poolest (planaarne või mitteplanaarne).

FinFET

Kahepaisuline FinFET seade.

FinFET või uime-väljatransistor on California Ülikool Berkeleys poolt nimetatud mitteplanaarne, kahepaisuline transistor. ^[1] FinFETi eripära seisneb selles, et juhtiv kanal on mässitud õhukese silikoonist "uime" sisse. Tänapäeval kasutatakse mõistet FinFET, et kirjeldada peaaegu kõiki mitmepaisulisi transistoreid, mis kasutavad sarnast "uime", hoolimata paisude arvust. FinFET võimaldab kasutada ka kahte, elektriliselt eraldiseisvat paisu, mis võimaldab vooluringide disainimisel rohkem paindlikkust.^[2] Aastal 2012 hakkas Intel oma tulevate seadmete jaoks kasutama FinFET transistoreid. Inteli FinFETi kujuks tundub aga olevat kolmnurk, mille põhjuseks arvatakse olevat kas kolmnurga parem strukturaalne tugevus ja seetõttu kergem tootmine või suurem pindala ruumala kohta kui ristkülikul, mis annaks parema kiiruse.^[3]

Tri-gate transistor

Tri-gate transistor või 3D-transistor on mitmepaisulise transistori tehnoloogia, mida kasutab Intel oma Haswell ja Ivy Bridge protsessorites. Nendes transistorides asetseb üks pais kahe teise vertikaalse paisu peal, mis annab elektronidele kolm korda suurema pindala läbimiseks. Intel väidab, et nende transistorid vähendavad voolu puudujääki ja kasutavad palju vähem voolu. Nende transistoride kasutamine peaks andma 37% kiiruse suurenemise või 50% voolu tarbimise vähenemise võrreldes Inteli poolt varem kasutatud transistoridega.^[4][5] Intel selgitab, et see lubab läbida võimalikult palju voolu kui transistor on "sees" (kiiruse jaoks) ja võimalikult vähe kui transistor on "väljas" (voolu tarbimise minimeerimiseks) ja võimaldab transistoril nende kahe seisu vahel võimalikult kiiresti vahetuda.^[6] Intel on väitnud, et kõik tooted peale Sandy Bridge'i põhinevad sellel seadmel. Intel oli esimene firma, kes selle tehnoloogia avalikustas. 2002 septembris kuulutas Intel välja kolmepaisulised transistorid, mis maksimeeriks transistori lülituse kiirust ja vähendaks voolukadu.^[7] Aasta hiljem, septembris 2003 kuulutas AMD välja, et töötab sarnase tehnoloogia kallal.^[8] Kuni 2011. aasta maini, kui Intel neist rääkis, polnud keegi seda tehnoloogiat maininud. 23. aprillil 2012 tulid välja Inteli Ivy Bridge protsessorid, mis kasutavad tri-gate transistoreid.^[9] Intel oli oma transistoridel töötanud 2002. aastast saadik, kuid polnud senini suutnud lahendada tootmisega seotud probleeme.

Pais-ümber-kõige FET

Pais-ümber-kõige (Gate-all-around või GAA) transistorid on idee poolest sarnased FinFET transistoridega, kuid kus paisuelektrood katab kõiki kanali piirkondi.^[10]

Vajadus

Planaarsed transistorid on olnud mikrokiipide põhiosaks aastakümneid, mille jooksul on transistoride suurus pidevalt kahanenud. Väiksemate transistoridega on aga ka rohkem probleeme, mis nõuavad näiteks kõrgemat voolu tarbimist.^[11] Mitmepaisulises transistoris on kanali ümber mitu paisu, mis võimaldab kanali üle paremat elektrilist kontrolli, vähendades voolu kadu kui transistori seis on "väljas". Mitu paisu võimaldab ka rohkem läbilasku kui transistor on "sees". Need eelised tähendavad suuremat kiirust ja väiksemat voolutarvet. Mitteplanaarsed disainid on ka kompaktsemad kui planaarsed transistorid, mis võimaldab pakkida rohkem transistoreid väiksemale alale.

Viited

1. Huang, X. et al. (1999) "Sub 50-nm FinFET: PMOS" International Electron Devices Meeting Technical Digest, p. 67. December 5–8, 1999.
2. http://ieeexplore.ieee.org/xpl/articleDetails.jsp?tp=&arnumber=5715611&contentType=Journals+%26+Magazines&queryText%3DDual-+Independent-Gate+FinFETs+for+Low+Power+Logic+Circuits
3. http://www.eetimes.com/document.asp?doc_id=1261761
4. Cartwright J (2011). "Intel enters the third dimension". Nature. DOI:10.1038/news.2011.274.
5. Intel to Present on 22-nm Tri-gate Technology at VLSI Symposium ElectroIQ 2012
6. "Below 22nm, spacers get unconventional: Interview with ASM" ElectroIQ. Retrieved 2011-05-04.
7. [1]
8. [2]
9. Intel Reinvents Transistors Using New 3-D Structure
10. Mitmepaisulised transistorid klassikaliste väljatransistoride asendajatena Fyysika.ee, 18 märts 2012
11. Subramanian V (2010). "Multiple gate field-effect transistors for future CMOS technologies". IETE Technical Review 27: 446–454.