VHDL-AMS היא נגזרת של שפת תיאור חומרה VHDL. היא כוללת תכנון אנלוגי Analog ותכנון משולב Mixed Signal המרכיבים ביחד את הסיומת AMS. ה-VHDL-AMS נוצרה במטרה לאפשר למתכנני המעגלים המשולבים לתכנן ולשלב בלוקים אנלוגים ומעורבים בתהליך התכנון של מעגלים משולבים כדוגמת VLSI. ההרחבה של השפה לתחום האנלוגי והמשולב היא צורך של התעשייה לאפשר תכנון, אימות ויישום גם של תכנונים אנלוגיים שעד אז היה צורך בכלים גרפיים ידניים כדי לתאר את התכנון. השפה מאפשרת טיפול באותות אנלוגיים ואת מעורבות מערכות משולבות, שימוש במודולים ברמה גבוהה ותיאור התנהגותי של מערכות ורכיבים.
VHDL-AMS הוא תקן המוסכם על רוב התעשייה למידול של תכנון משולב (Mixed Signal). הוא מספק תחביר לתיאור מעגלים הרציפים בזמן ומעגלים המשתנים בשינויים (events) ולכן' הוא מתאים לתכנון מעגלים אנלוגים, ספרתיים, ומעורב אנלוגי או דיגיטלי. התקן מתאים במיוחד גם לאימות מערכות אנלוגיות מאוד מורכבות אנלוגי, מעורבות אות ותדר רדיו במעגלים משולבים.
בקוד ב-VHDL-AMS, תכנון מורכב לכל הפחות מ"ישות" המתארת את הממשק והארכיטקטורה הכוללת של היישום בפועל. בנוסף, רוב התכנונים מייבאים את מודולי הספריות השונות. ישנם גם תכנונים הכוללים מספר ארכיטקטורות ותצורות. תכנון פשוט לדיודה אידיאלית ב-VHDL-AMS יראה כך:
- (זה vhdl התגובה)
- ייבוא electrical_system מן בדיסציפלינות הספרייה
library IEEE, disciplines;
use IEEE.math_real.all;
use disciplines.electrical_system.all;
- זהו גוף
entity DIODE is
generic (iss : REAL := 1.0e-14; -- Saturation current
af : REAL := 1.0; -- Flicker noise coefficient
kf : REAL := 0.0); -- Flicker noise exponent
port (terminal anode, cathode : electrical);
end entity DIODE;
architecture IDEAL of DIODE is
quantity v across i through anode to cathode;
constant vt : REAL := 0.0258; -- Thermal voltage at 300k
begin
i == iss * (exp(v/vt) - 1.0);
end architecture IDEAL;