UltraSPARC III

UltraSPARC III
Mikroprosessor
Produsert2001–
ProdusentSun Microsystems
Klokkefrekvens600, 750, 900 MHz
Prosessorsokkel1200 pinner (LGA)
KjerneSPARC versjon 9
ForgjengerUltraSPARC II
EtterfølgerUltraSPARC IV

UltraSPARC III (kodenavn «Cheetah», produktkoder: Sun SME1052A) var en 64-bit mikroprosessor som ble utviklet av Sun Microsystems og fabrikkert av Texas Instruments. UltraSPARC III ble lansert i 2001 og var basert på spesifikasjonen SPARC Versjon 9. En av de sentrale arkitektene bak UltraSPARC III var Gary Lauterbach. UltraSPARC III ble i 2001 benyttet i tjener-datamaskinene Sun Fire.

UltraSPARC III var en videreutvikling av UltraSPARC II, med høyere klokkefrekvenser, større nivå-1 cache, raskere nivå-2 cache og kommunikasjon med system-minnet, en egen dedikert buss for symmetrisk multiprosessering og en ny minne-modell som gjorde det mulig å koble sammen opp til 1000 mikroprosessorer i én enkelt datamaskin.

UltraSPARC III var ved lanseringen en av de mest komplekse mikroprosessorer som eksisterte. Da den ble presentert under 97 Microprocessor Forum, ble det kunngjort at den skulle lanseres i 1999 som en konkurrent til DEC Alpha 21264 og Intel Itanium. Lanseringen ble imidlertid utsatt i 18 måneder frem til november 2001. På tross av sin sene ankomst i markedet, ble den kåret av Microprocessor Report som den beste prosessor anno 2001 for servere og arbeidsstasjoner på grunn av dens avanserte multiprosessering.[1]

De første utgavene (SME 1050A) ble lansert i 600, 750 og 900 Mhz og var klokkemultipliserte 4, 5 og 6 ganger fra 150 Mhz som var hastigheten mot ekstern RAM.

UltraSPARC III bestod av 16 millioner transistorer, hvorav omtrent 75% bestod av cache-RAM. Den var fabrikkert av Texas Instruments med deres C07a 180 nanometers, 6-lags, aluminium CMOS-prosess. Den interne spenningen var 1,7 Volt. Den hadde 1200 pinner, pakket i en LGA.

Prosessoren kunne hente opp til fire instruksjoner fra instruksjons-cache per klokke, og sende opp til seks instruksjoner av gangen til en dispatch unit, som igjen videreformidlet instruksjonene til de utførende enheter. De utførende enheter bestod av to Aritmetisk logiske enheter (hvorav den ene var reservert enkle heltallsberegninger), en LOAD og STORE enhet, og to desimaltallsenheter, hvor den ene kunne utføre adderinger mens den andre kunne utføre multiplikasjoner, divisjoner og beregninger av kvadrat-røtter.

UltraSPARC III hadde 32 Kb nivå-1 cache for instruksjoner, og 64 Kb nivå-1 data cache. Den eksterne nivå-2 cache hadde en maksimal grense på 8 Mb, og var tilknyttet prosessoren via en 256-bit 200 MHz buss som ga en båndbredde på inntil 6.4 GB/s. Bussen var dedikert og ikke-blokkerende: Overføringer mellom prosessoren og RAM foregikk via en annen buss, slik at cache-RAM og ordinær RAM kunne aksesseres samtidig.

Selv om nivå-2 cache RAM var ekstern, var nivå-2 cache tags på 90 Kb integrerte i selve prosessoren, og kjørte med samme klokkefrekvens som prosessoren. Denne økte båndbredden til cache tags var påkrevet i datamaskiner med symmetrisk multiprosessering og et stort antall UltraSPARC III mikroprosessorer.

UltraSPARC III hadde en integrert DRAM-kontroller, som ikke bare reduserte produksjonskostnadene, men også reduserte mikroprosessorens latens under multiprosessering. Databussen mot ekstern DRAM var 128-bit og opererte i en hastighet på 150 Mhz.

I datamaskiner med flere prosessorer, kunne hver enkelt prosessor ha opptil 4 GB «lokalt» minne. Det lokale minnet benyttet de 32 første bit av prosessorens 43-bit adressebuss. Adressebussen ble også benyttet av prosessoren til å aksessere minnet til andre mikroprosessorer og delte I/O ressurser gjennom en dedikert 150 MHz 128-bit databuss (multiprosessor-buss).

UltraSPARC III Cu

[rediger | rediger kilde]
UltraSPARC III Cu
Mikroprosessor
Produsert2001–
ProdusentSun Microsystems
Klokkefrekvens900, 1050, og 1002–1200 MHz
Prosessorsokkel1368 pinner (LGA)
KjerneSPARC versjon 9
ForgjengerUltraSPARC II
EtterfølgerUltraSPARC IV

UltraSPARC III Cu (kodenavn: «Cheetah+», produktkode: Sun SME1052B) ble i 2001 produsert av Texas Instruments med en 150 nanometers CMOS-prosess, der det ble tatt i bruk kobber istedenfor aluminium. Disse prosessorene hadde klokkefrekvenser på 900 og 1050 MHz.

I 2002 ble UltraSPARC III Cu oppgradert igjen (produktkode: SME1056), da Texas Instruments tok i bruk en 130 nanometers, 7-lags, kobber, CMOS-prosess. Disse prosessorene hadde klokkefrekvenser på mellom 1002 og 1200 MHz, og en størrelse på 232 mm².

UltraSPARC III Cu hadde 1,368 pinner i en LGA-innpakning av keramikk.

UltraSPARC IIIi

[rediger | rediger kilde]

UltraSPARC IIIi (kodenavn: «Jalapeno», produktkode:Sun SME1603) ble lansert i 2003, og var en avart for arbeidsstasjoner og lavkostnads-servere med 1, 2 eller 4 mikroprosessorer.

UltraSPARC IIIi opererte i klokkefrekvenser på mellom 1064 og 1593 MHz, bestod av 87.5 millioner transistorer, hadde en størrelse på 178.5 mm², og ble fabrikkerte av Texas Instruments i en 130 nanometers, 7 lags, kobber CMOS-prosess.

UltraSPARC IIIi hadde en integrert nivå-2 cache RAM på 1 MB som opererte i det halve av mikroprosessorens klokkefrekvens. Den bestod av 63 millioner transistorer.

Den hadde også en integrert DRAM kontroller og støttet et eksternt minne på fra 256 MB til 16 GB, bestående av 133 MHz DDR-I SDRAM med en båndbredde på 4.2 GB/s. Bussbredden var 137-bit, av hvilke 128 bit ble benyttet til data, og 9 bit ble benyttet til feilkorrigering.

UltraSPARC IIIi var konstruert for datamaskiner med inntil 4 mikroprosessorer, koblet sammen av Jbus. Jbus er en 128-bit multiplekset adresse- og databuss som opererte i det halve eller en tredel av mikroprosessorens klokkefrekvens.

Referanser

[rediger | rediger kilde]
  1. ^ Peter Song: UltraSparc-3 Aims at MP Servers, Microprocessor Report, 27. oktober 1997

Litteratur

[rediger | rediger kilde]


Autoritetsdata