POWER-, PowerPC- en Power ISA-architectuur |
---|
Historisch |
POWER · POWER2 · POWER3 · POWER4 · POWER5 · PPC6xx · PPC7xx · PPC74xx · PPC970 · PowerPC-AS · Broadway |
Huidig |
e200 · e300 · e500 · e600 · e5500 · e6500 · PA6T · POWER6 · POWER7 · POWER8 · POWER9 · Power10 · PPC4xx · Cell PPE · Xenon |
Geannuleerd |
Gerelateerde links |
OpenPOWER Foundation · RISC · AIM-alliantie · System p · Power.org · PAPR · PReP · CHRP · AltiVec |
De PowerPC e300 is een familie van 32-bit PowerPC-microprocessorkernen ontwikkeld door Freescale, voornamelijk voor gebruik in system-on-a-chip (SoC)-schakelingen met snelheden tot 667 MHz, waardoor ze ideaal zijn voor gebruik in embedded systems.
De e300 is een superscalaire RISC-kern met 16/16 of 32/32 kB L1-caches voor data/instructies (een zogenaamde Harvard-architectuur), een viertraps pipeline load/store-eenheid, systeemregisters, vertakkingsvoorspelling en integer-eenheid met optionele FPU met dubbele precisie.[1] De e300-kern is volledig achterwaarts compatibel met de G2- en PowerPC 603e-kernen waarvan hij is afgeleid.
De e300-kern is het CPU-gedeelte van verschillende SoC-processors van Freescale:
Dit artikel of een eerdere versie ervan is een (gedeeltelijke) vertaling van het artikel PowerPC e300 op de Engelstalige Wikipedia, dat onder de licentie Creative Commons Naamsvermelding/Gelijk delen valt. Zie de bewerkingsgeschiedenis aldaar.