Розробка | Lattice Semiconductor |
---|---|
Розрядність | 32-bit |
Поява | 2006 |
Тип архітектури | RISC |
Інструкції | 32-розрядні |
Реалізація переходів | «порівняти і перейти» |
Порядок байтів | big-endian |
Розширення | визначаються проектантом |
Відкритий дизайн | так |
Регістри | |
Загального призначення | 32 |
LatticeMico32 — 32-розрядне програмне ядро процесора, розроблене компанією Lattice Semiconductor і оптимізоване для FPGA. Процесор має гарвардську архітектуру з розділеними шинами команд і даних. При потребі об'єднання шин може використовуватись спеціальний арбітр.
Ліцензія на LatticeMico32 є вільною[яка?], що означає можливість легального використання програмного ядра з будь-якою мікросхемою FPGA (не лише виробництва Lattice) або ASIC, а також у програмних емуляторах (таких, як QEMU). Як приклади апаратних платформ для Mico32 можна назвати FPGA Xilinx і Altera.
Опис ядра процесора і всі інструменти розробки доступні у форматі з відкритим початковим кодом. Таким чином, будь-хто може при потребі вносити зміни у архітектуру процесора.
Рудольфом Мареком (чеськ. Rudolf Marek) було з'ясовано, що ядро LatticeMico32 вбудоване у деякі процесори AMD (сімейства 15h і 16h).[1]
Наступні програмні інструменти можуть використовуватися для розробки програм для LatticeMico32: